改善OTP性能的方法与流程

本发明涉及半导体集成电路领域，特别是指一种改善存储器产品otp性能的方法。

背景技术：

在目前的半导体应用领域中，otp（onetimeprogram,一次编程)以其和cmos工艺兼容性高，不增加光刻层数，价格便宜，得到了很多小容量产品设计者的青睐。

目前市场主流的otp是一个cell单元由pmos的选择管和pmos的浮栅管组成，如图1所示，器件包含有4路端口：sg,sl,bl,nw。由于两个管子做在同一个n阱里，没有不同阱之间的隔离考虑，cell的尺寸可以做的很小，尤其对于一些较大容量的产品，更具吸引力。

pmosotp的工作原理：在读操作时，pmos的浮栅是在编程后被充电，cell保持开启状态。pmosotp中的开启状态是指，在位线bl上加上-vpp的高电压产生hci（热载流子注入），产生的热电子扫入浮栅中，加上n阱，位线bl和源端共同耦合的电容，使得cell电流较大，otp开启。未编程的cell单元的浮栅无电荷，cell保持关闭状态。

编程操作时，伴随沟道热电子注入，浮栅的电势会被浮栅充电或者被漏端、源端以及阱端所耦合。

otp芯片有两种编程过程：第一种为“1”编程即program“1”，这种“1”编程为从擦除(erase)后的信息“0”编程为信息“1”,第二种为“0”编程program“0”，为从信息“0”编程为信息“0”。program“1”是一种强编程操作，它能将otp单元的状态由“0”变成“1”。program“0”是一种伴随program“1”发生的弱编程操作（weakprogram），在规范的弱编程操作中，它不会将otp单元状态由“0”变成“1”，但具有弱的编程效应，多次非规范的program“0”累积操作，会使sonos单元状态由“0”变成“1”。program“0”的弱编程效应与vpos值大小存在相关性，并且这种相关性在编程时间上具有较好分辨率。

在半导体制造过程中，双pmos的otp的产品一般会遇到干扰和弱编程两个问题，这两个问题是互相矛盾的。pmos器件调快，抗干扰性能变差，弱编程改善，反之亦然。

如图2所示，是现有cp测试出的电子芯片分类图（mapping），测试结果显示大量的bin30、bin32、bin2、bin3、bin34,其中bin32的缺陷是干扰异常，bin2、bin3、bin34是弱编程问题（weakprogram），整体良率较低。

技术实现要素：

本发明所要解决的技术问题在于提供一种改善otp性能的方法，提高抗干扰能力的同时兼顾解决弱编程的问题。

为解决上述问题，本发明所述的改善otp性能的方法，是在形成pmos的p型轻掺杂漏区或者重掺杂p型区时，降低倾斜注入的注入能量及注入剂量。

进一步的改进是，所述的注入能量减小10～20%。

进一步的改进是，所述的注入剂量降低20～30%。

进一步的改进是，所述的降低倾斜注入的注入能量及注入剂量能改善otp干扰失效。

进一步的改进是，所述方法还包括，在形成pmos的p型轻掺杂漏区之前做栅极侧墙时，降低栅极介质层的厚度，即降低栅极侧墙的厚度。

进一步的改进是，所述的栅极介质层的淀积厚度降低10%。

进一步的改进是，在p型轻掺杂漏区注入之后，再通过阈值电压调节注入将所形成的器件的阈值电压调回到目标值。

进一步的改进是，还包括降低n型轻掺杂漏区注入剂量，以调整nmos器件的饱和漏电流，减小热载流子效应。

进一步的改进是，降低栅极侧墙的厚度能改善弱编程性能。

本发明所述的改善otp性能的方法，通过降低p型轻掺杂漏区的注入能量和注入剂量，能改善otp性能失效；通过降低栅极侧墙的厚度，能改善弱编程性能。同时在cmos中的nmos管，其n型轻掺杂漏区的注入剂量降低，以调整nmos管的饱和漏电流，取消热载流子注入。所述方法还包括通过阈值电压调节注入来将器件的阈值电压调节到目标值。

附图说明

图1是存储器cell单元的结构示意图，由两个pmos组成。

图2是现有方法形成的一晶圆的电子芯片分类图。

图3是通过降低p型轻掺杂漏区的注入能量及注入剂量后形成的晶圆的电子芯片分类图。

图4是存储器件的剖面示意图。

图5是通过降低p型轻掺杂漏区的注入能量及注入剂量以及降低轻掺杂漏区注入时的栅极侧墙的厚度后形成的晶圆的电子芯片分类图。

图6是本发明方法的流程示意图。

具体实施方式

本发明所述的改善otp性能的方法，是解决双pmos的otp的产品的干扰和弱编程两个问题，具体是在形成pmos的p型轻掺杂漏区（pldd）或者重掺杂p型区时，降低倾斜注入的注入能量及注入剂量。

本发明将pldd的斜打注入能量降低10%；本发明将pldd的斜打注入剂量降低20～30%。

所述的降低倾斜注入的注入能量及注入剂量能改善otp干扰失效。降低注入的能量及剂量后，由于选择栅（sg）的沟道长度变大，抑制了短沟道效应，sg器件的漏电减小。由于编程干扰主要原因是在编程其他otp单元时，sg有微小漏电没有严格关断，经过可能几十上百次之后，fg就被误编程了，所以减小sg的漏电能有效改善编程干扰，如图3及图4所示，图3中所示的电子芯片分类图显示降低注入能量及剂量后，bin32（干扰）明显降低，甚至已经消除，但是同时饱和漏电流idsat变小，bin2（弱编程）增多。

进一步地，为了改善弱编程的问题，本发明继续提供一技术方案，在形成pmos的p型轻掺杂漏区之前做栅极侧墙时，降低栅极介质层的厚度，即降低栅极侧墙的厚度。

将形成栅极侧墙所需要淀积的栅介质层厚度降低10%，使得刻蚀形成栅极侧墙的厚度变薄，降低栅极侧墙的厚度，可以有效的增大pmos的idsat，增加pmos的热载流子效应，从而提高otp编程能力。

同时由于侧墙的变化会影响nmos，所以需要将cmos中的nmos的ldd注入剂量减小。减小nmos的热载流子效应，调整nmos的idsat。

降低n型轻掺杂漏区注入剂量，能调整nmos器件的饱和漏电流idsat，减小nmos热载流子效应。

在将栅极侧墙的厚度降低后，再加上nldd注入的能量和剂量变小，弱编程的问题也得到进一步的改善，同时不会影响nmos的性能。如图5所示，bin2已经基本消除，绝大部分芯片都达到了bin1，良率达到97%，干扰和弱编程问题得到改善。

在p型轻掺杂漏区注入之后，再通过阈值电压调节注入将所形成的器件的阈值电压调回到目标值。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：

1.一种改善otp性能的方法，其特征在于：在形成pmos的p型轻掺杂漏区或者重掺杂p型区时，降低倾斜注入的注入能量及注入剂量。

2.如权利要求1所述的改善otp性能的方法，其特征在于：所述的注入能量降低10～20%。

3.如权利要求1所述的改善otp性能的方法，其特征在于：所述的注入剂量从降低20～30%。

4.如权利要求1所述的改善otp性能的方法，其特征在于：所述的降低倾斜注入的注入能量及注入剂量能改善otp干扰失效。

5.如权利要求1所述的改善otp性能的方法，其特征在于：所述方法还包括，在形成pmos的p型轻掺杂漏区之前做栅极侧墙时，降低栅极介质层的厚度，即降低栅极侧墙的厚度。

6.如权利要求5所述的改善otp性能的方法，其特征在于：所述的栅极介质层的淀积厚度从降低10%左右。

7.如权利要求5所述的改善otp性能的方法，其特征在于：在p型轻掺杂漏区注入之后，再通过阈值电压调节注入将所形成的器件的阈值电压调回到目标值。

8.如权利要求5所述的改善otp性能的方法，其特征在于：还包括降低n型轻掺杂漏区注入剂量，以调整nmos器件的饱和漏电流，减小热载流子效应。

9.如权利要求5所述的改善otp性能的方法，其特征在于：降低栅极侧墙的厚度能改善弱编程性能。

技术总结
本发明公开了一种改善OTP性能的方法，在形成PMOS的P型轻掺杂漏区或者重掺杂P型区时，降低倾斜注入的注入能量及注入剂量。所述方法还包括，在形成PMOS的P型轻掺杂漏区之前做栅极侧墙时，降低栅极介质层的厚度，即降低栅极侧墙的厚度。本发明所述的改善OTP性能的方法，通过降低P型轻掺杂漏区的注入能量和注入剂量，能改善OTP性能失效；通过降低栅极侧墙的厚度，能改善弱编程性能。同时在CMOS中的NMOS管，其N型轻掺杂漏区的注入剂量降低，以调整NMOS管的饱和漏电流，减小热载流子效应。所述方法还包括通过阈值电压调节注入来将器件的阈值电压调节到目标值。

技术研发人员：王乐平
受保护的技术使用者：上海华虹宏力半导体制造有限公司
技术研发日：2019.12.20
技术公布日：2020.05.12